近期，清华质料学院李正操传授课题组，集成电路学院唐建石、吴华强传授课题组与中科院姑苏纳米所李清文研究员课题组互助完成的论文《基在后道CNT三木SEO-/IGZO CFET逻辑与模仿型RRAM的单片三维集成混淆存算一体架构》（A Hybrid Computing-In-Memory Architecture by Monolithic 3D Integration of BEOL CNT/IGZO-based CFET Logic and Analog RRAM）于2022年微电子器件范畴顶级集会——国际电子器件集会（IEEE International Electron Devices Meeting, IEDM）上得到IEEE Brain最好论文奖 (IEEE Brain Best Paper Award)。

图1 获奖证书

该获奖论文提出了一种基在新型混淆内存计较架构的单片三维集成芯片，可显著提高芯片的能效及速率，为人工智能（AI）、高机能计较（HPC）等运用提供了很有竞争力的技能方案。于图象超分辩率使命演示的机能评估中，该论文提出的芯片架构相对于在传统二维芯片具备近50倍的速率上风。

图2 基在单片三维集成的混淆存算一体芯片架构。该芯片由3层构成：第一层为尺度硅130 nm工艺的CMOS节制逻辑，第二层为基在HfO2 RRAM 1T1R阵列的存算一体层，第三层是基在CNT/IGZO的CFET用在后道逻辑、SRAM缓存及路由。

人工智能的快速成长对于芯片的算力与能效提出了愈来愈高的要求。于已往几年中，基在新型存储器（如阻变存储器RRAM，也称忆阻器）的存算一体技能取患了巨猛进展，模仿型RRAM阵列可以基在基尔霍夫定律及欧姆定律以极高的效率履行矩阵-向量乘法（MVM）运算，可年夜年夜加快神经收集计较，其能效比拟在传统计较硬件可超出跨越几个数目级。

然而，现实神经收集的计较还有包罗除了MVM以外的很多其他操作，如逻辑、缓存、激活函数（如ReLU）及重排等，今朝没法于RRAM阵列上有用履行，只管这些操作可使用硅CMOS电路实现，但这部门电路会占用很年夜一部门芯单方面积（特别是用在缓存的SRAM），年夜年夜降低基在RRAM的存算一体芯片的总体面积效率。此外，RRAM阵列及缓存之间需要经由过程总线举行的频仍数据传输，有限的带宽也会致使显著的延迟，限定计较的并行度。

为相识决这一挑战，该论文提出了一种基在单片三维集成的混淆存算一体架构，实现了硅CMOS逻辑层、基在RRAM的存算一体层及基在碳纳米管（CNT）/氧化铟镓锌（IGZO）互补场效应晶体管（CFET）的近存计较层的片上垂直重叠，经由过程高密度层间通孔（ILV）提供的超高带宽上风，可以高效地实现年夜范围繁杂神经收集运算。此外，该论文使用后道兼容低温工艺初次实现基在CNT/IGZO的后道CFET布局，以此为基础单位实现后道CMOS近存计较功效层，实现神经收集层之间的缓存及逻辑运算。

图3 芯片横截面TEM图象。(a) 本事情展示芯片 (b) RRAM单位及CFET反相器 (c) HfO2基RRAM单位 (d) CFET反相器 (e) CFET共栅薄膜布局。比例尺=250 nm。

质料学院2020级博士生平安及集成电路学院2019级博士生李怡为该论文配合第一作者，集成电路学院唐建石副传授、吴华强传授与质料学院李正操传授为配合通信作者。该研究得到国度天然科学基金、北京市科技规划、北京墟市成电路高精尖立异中央、清华年夜学-浙江德清质料设计与财产立异结合研究中央等的撑持。

IEEE Brain Initiative建立在2015年，旨于创立一个促成跨学科的互助及协调的技能社区，鞭策研究、尺度化以和工程技能的成长，提高咱们对于在年夜脑的理解，促成疾病医治及人类状况改善。

接洽方式（可直接点击跳转）

行政：010-62792520

招生：010-62783256

科研互助：010-62783850

就业与校友：010-62772621

传真号：62771160